【공개특허 제2000-60693호(2000.10.16) 1부.】

€ 2000-0060693

# (12) 공개특허공보(A)

(51) Int. Cl. <sup>8</sup> HDIL 21/334			독200년10월16일 2000년10월16일
(21) 출원번호 (22) 출원일자	10-1999-0009232 1999년03월 18일		
(71) 출원인	현대반도체 주식회사	김영환	
(72) 발명자	출청북도 청주시 광덕구 : 민융환	향점통 1번지	
(74) 대리인	경기도약정부시신곡동등D 강용복, 김용민	101-906	
실사경구 : 있음			
(54) 반도체 소자 및	그의 제조 병법	· · · · · · · · · · · · · · · · · · ·	

#### 22

보 발명은 게이트 전국을 가판 표면내에 메립 형성하여 소자 특성을 개설하는데 적당하도록한 반도체 소자 및 그의 제조 방법에 관한 것으로,그 구조는 반도체 기판의 소자 격리 영역에 매립 형성되어 액티브 영역물을 격려하는 소자 격리송: 상기 소자 격리송에 의해 격려되는 액티브 영역의 표면내에 그 단면이 사각 형태로 구성되는 게이트 제 1 트렌치, 게이트 제 1 트렌치에 연속되어 그 단면이 타원 할때로 구성 되는 게이트 제 2 트렌치; 상기 게이트 제 1.2 트렌치의 표면에 형성되는 게이트 산화막; 상기 게이트 산 화막미 형성된 게미트 제 1.2 트렌치내에 매립 형성되는 게이트 산화막에 의해 게이트 전국 과 참면되어 게이트 전국의 양측 반도체 기판 표면내에 형성되는 소오스/드레인 영역을 포함하여 구성된

#### 加班左

*52i* 

MOIN

게이트 전국

#### BAH

### 도면의 관단部 世間

도 16내지 도 16는 총래 기술의 반도체 소자의 제조 방법을 나타낸 공정 단면도 도 2a내지 도 21는 본 발명에 따른 반도체 소자의 제조 방법을 나타낸 공정 단면도 도면의 주요부분에 대한 부호의 설명

21. 반도체 기판

22. 패드 산화막

23. 제 1 나이트라이드총

24. 포토레지스트층

25. 트렌치

26. 절연 물질총

27. 소자 격리층

28. 버퍼 산화막

29. 제 2 나이트라이춍

30. 개미트 제 1 트렌치

31. 게이트 제 1 트렌치 측벽

32. 게이트 제 2 트렌치

33. 게이트 산화막

34. 게이트 전국

35. 절연층

36. 저농도 불순물 명역

37. 고농도 불순물 명역

발명의 성세환 설명 壁罗의 목적

增罗的 夸奇长 기술 架 그 분야의 普通기술

BEST AVAILABLE COPY

특2000-0060693 

본 발명은 반도체 소자에 관한 것으로, 특히 게이트 전국을 기판 표면내에 매립 형성하며 소자 특성을 개선하는데 적당하도록한 반도체 소자 및 그의 제조 방법에 관한 것이다.

이하, 첨부된 도면을 참고하여 종래 기습의 반도체 소자 및 그의 제조 방법에 관하여 설명하면 다음과 같 Cł.

도 1e내지 도 1h는 중래 기술의 반도체 소자의 제조 방법을 나타낸 공정 단면도미다.

먼저, 도 la에서와 같이, 반도체 기판(1)의 전면에 패드 산화막(2),나이트라미드총(3)을 차례로 형성한 Ū. 그라고 상기 나이트라이트총(3)상에 포토레지스트(4)용 도포한다.

이어, 도 1b에서와 같이, 나마트라이드총(3)상에 형성된 포토레지스트(4)홑읍 선택적으로 선택적으로 꽤 터닝하여 액티브 영역상에만 남도록 한다.

그리고 도 1c에서와 같이, 상기 패터닝되어진 포토레지스트총(4a)을 마스크로하여 노출된 나이트라이드총(3),패드 산화막(2)을 선택적으로 식각한다.

이어, 상기 포토래지스트총(4a)를 제거하고 패턴님되어진 나이트라이도총(3a),패드 산화막(2a)을 마스크로하여 노출된 반도체 기판(1)의 소자 격리 영역을 식각하여 트렌치(5)를 형성한다. 이어, 도 1d에서와 같이, 상기 트렌치(5)를 포함하는 전면에 젊면 물집총(6)을 형성한다.

그리고 도 1e에서와 같이, 상기 절면 물잘층(6)을 트렌쳐(5) 상부 높이까지 CMP(Chemical Mechanical Polishins)공정으로 평탄화하여 소자 격리송(7)을 형성한다. 소자 격리총(?)은 반도체 기판(1)의 상부면과 동일높이로 형성된다.

그리고 도 11에서와 같이, 상기 소자 격리총(7)이 형성된 반도체 기판(1)의 전면에 게이트 산화막(8)출 형성하고 게이트 산화막(8)상에 게이트 형성용 물질 즉, 폴리 심리몬총(9)을 중확한다.

이어, 상기 플리 살리콘총(9)상에 고용점 금속총 예름물면, 당스텐 등의 금속을 중착하고 살리사이도화 공 정을 진행하며 덤스텐 실리사이드총(10)을 형성한다.

그리고 상기 텅스텐 실감사이드흪(1D)상에 HLD(High Temperature Low Pressure Deposition)총(11), 캡 다 이트라이드춍(12)을 차례로 중착한다.

이머, 도 1g에서와 같이, 상기 게이트 산화막(8)상에 적총 형성된 물집충들을 선택적으로 식각하여 게미 트 전국(13)를 형성하고 소오스/드레인을 형성하기 위한 저농도 불순물을 주입한다.

그리고 도 1k에서와 같이, 전면에 촉벽 형성 물질층 예클물면, 질화막을 증착하고 에치백하며 게이트 전 극(13)의 촉면에만 남도록하여 게이트 속벽(15)을 형성한다.

상기 게이트 흑백(15)을 포함하는 게이트 전극(13)을 마스크로하며 LOD(Lightly Doped Drain) 영역 을 청성하기 위한 고통도 불순물을 주입하여 소오스/드레인 영역(15)을 형성한다.

이와 같은 공정으로 형성된 중래 기술의 반도체 소자는 그 채널 염역이 게이트 하촉에 평면적으로 구성되어 소자의 고집적화에 따른 선폭 축소에 의해 숏 채널 효과 및 편치 드로우 현상 등에 의한 영향을 배제 할 수 없다.

## 世界的 的早卫邓奇士 기金号 再和

이와 같은 증래 기술의 반도체 소자는 다음과 같은 문제가 있다.

소자의 채널 영역이 게이트 전국 하측에 펌면적으로 구성되어 소자의 고집적화에 따라 게이트 선폭이 축 소되면서 그에 따라 채널 영역 역사 축소되어 중 채널 효과 및 편치 드로우 현상 등에 의한 영향을 많이 받아 소자의 특성이 저하된다.

또한, 게이트 선폭의 축소를 포함하는 소자의 마세화는 효속되는 비트라인 콘택 공정에서의 콘택 마진을 둘이 공정의 용이성 확보 및 재헌성 확보를 어렵게한다.

본 발명은 이와 같은 증래 기술의 반도체 소자의 문제을 해결하기 위하여 안출한 것으로, 게이트 전국읍 기판 표면내에 매립 형성하여 소자 특성을 개선하는데 적당하도록한 반도체 소자 및 그의 제조 방법을 제 공하는데 그 목적이 있다.

#### 발명의 구성 및 작용

게이트 전극을 기판 표면내에 매립 형성하며 소자 특성을 개선하는데 적당하도록한 문 발명에 따른 반도 제 소자는 반도체 기판의 소자 격리 영역에 매립 형성되어 핵티보 영역을을 격리하는 소자 격리층 상기 소자 격려층에 의해 격리되는 핵티브 영역의 표면내에 그 단면이 사각 형태로 구성되는 게이트 제 1 트렌 차, 게이트 제 1 트렌처에 연속되어 그 단면이 타원 형태로 구성되는 게이트 제 2 트렌처: 상기 게이트 제 1.2 트렌처에 연속되어 그 단면이 타원 형태로 구성되는 게이트 제 2 트렌처: 상기 게이트 제 1.2 트렌처에 면속되어 그 단면이 타원 형태로 구성되는 게이트 제 2 트렌처: 상기 게이트 제 1.2 트렌처의 표면에 형성되는 게이트 산화막이 의해 게이트 전략과 접연되어 게이트 제 1.2 트렌처내에 매립 형성되는 게이트 전략; 게이트 산화막에 의해 게이트 전략과 접연되어 게이트 전략의 양축 반도 제 기판 표면내에 형성되는 소오소/드레인 영역을 포함하여 구성되는 것을 특징으로 하고, 본병에 따라 보다를 받도체 소자의 제조 방법은 반도체 기판의 소자 격리 경역에 소자 격리층을 형성하여 핵티브 영역을 정의하는 공정; 소자 격리층이 형성된 반도체 기판의 전면에 배퍼 산화막,나이트리에드층을 형성하고 선택적으로 식각하는 공정; 상기 패터닝된 나이트라이드층을 마스크로하여 노출된 반도체 기판을 일정 깊이 식각하여 게이트 제 1 트렌처를 형성하는 공정; 상기 게이트 제 1 트렌처를 형성하는 공정; 상기 게이트 제 2 트렌처를 형성하는 공정; 상기 게이트 제

**특 2000-0060693** 

1,2 트렌치의 표면에 게이트 산화막을 형성하고 게이트 제 1,2 트렌치를 완전 매립하도록 게이트 형성 팀 집층을 증착하고 평단화하며 게이트 전국을 형성하는 공정: 전면에 절면층을 형성하고 게이트 전국의 양 측 반도체 기판의 표면내에 저농도 불순물 영역층 제 1 깊이로 형성하고, 다시 고농도 불순물을 주입하며 제 2 깊이로 고농도 불순물 영역을 형성하는 공정을 포함하여 미루어지는 것을 특징으로 한다.

철부된 도면을 참고하여 본 방당에 따른 반도체 소자 및 그의 제조 방법에 관하여 상세히 설명하면 다음과 같다.

도 2에서지 도 21는 본 발명에 따른 반도체 소자의 제조 방법을 나타낸 공정 단면도이다.

발명은 반도체 소자는 STI(Shallow Trench (solation)공정으로 소자 격리총을 형성하고, 액티브 영역 습식각으로 식각하며 트렌치를 형성하고 트렌치를 매립하여 게이트 전국을 형성하여 채널 영역을 넓히 든 것에 관한 것이다. : ..

그 구조는 먼저, 반도체 기판(21)과, 반도체 기판(21)의 소자 격리 영역에 때립 형성되어 액티브 영역을 을 격리하는 소자 격리흥(27)과, 상기 소자 격리흥(27)에 의해 격리되는 액티브 영역의 표면내에 그 단면이 사각 형태로 구성되는 게이트 제 1 트렌치(30),게이트 제 1 트렌치(30)에 잡하여 그 단면이 타원 형태로 구성되는 게이트 제 2 트렌치(32)와, 상기 게이트 제 1.2 트렌치(30)(32)와 표면에 형성되는 게이트 전 구성되는 게이트 제 2 트렌치(30)(32)와 표면에 형성되는 게이트 산화막(33)과, 상기 게이트 산화막이 형성된 게이트 제 1.2 트렌치(30)(32)내에 때림 형성되는 게이트 전극(34)과, 게이트 산화막(33)에 의해 게이트 전극(34)과 절면되어 게이트 전극(34) 양측 반도체 기판(21)표면내에 형성되는 소오스/드레인 영역(36)(37)을 포함하며 구성된다.

이때, 소오스/드레인 영역(36)(37)은 게이트 전극(34)의 하부층에 오버립된다.

그리고 게이트 제 1 트렌치(30)는 반도체 기판(21) 표면부터 일정 깊이로 형성되고 게이트 제 2 트렌치(32)는 게이트 제 1 트렌치(30)의 하단부에 연속되어 그보다 더 깊게 형성된다.

그리고 게이트 제 2 트렌치(32)는 게이트 제 1 트렌치(30) 보다 너비가 더 크게 형성된다. 이는 소자의 채널 영역을 효율적으로 증대시키가 위한 것이다.

이와 같은 구조를 갖는 본 발명에 따른 반도체 소자의 제조 공정은 다음과 같다.

먼저, 도 2a에서와 같이, 반도체 기판(21)의 전면에 피드 산화막(22),나이트라이드츙(23)을 차례로 형성 SHL1.

그리고 상기 LIDI트라이드총(23)상에 포토레지스트(24)를 도포한다.

이어, 도 2b에서와 같이, 나이트라이드총(23)상에 형성된 포토레지스트(24)용을 선택적으로 선택적으로 패터닝하여 액티브 영역상에만 남도록 한다.

그리고 도 2c에서와 같아, 상기 패터님되어진 포토레지스트총(24a)을 마스코로하여 노출된 나비트라이드 총(23),패드 산화막(22)을 선택적으로 식각한다.

이어, 상기 포토레지스트총(246)을 제거하고 패터닝되어진 나이트라이드총(236), 패드 산화막(226)을 마 스크로하여 노출된 반도체 기판(21)의 소자 격리 영역을 식각하여 트렌치(25)를 형성한다.

그리고 도 2세에서와 같이, 상기 트렌치(25)를 포함하는 전면에 젊면 물집층(26)을 형성한다.

이어, 도 2e에서와 같아, 상기 철연 물곱층(26)을 트렌치(25) 상부 높이까지 CMP(Chemical Mechanical Polishing)공정으로 명단화하여 소자 격리층(27)을 형성한다.

소자 격리층(27)은 반도체 기판(21)의 삼부면과 동일높이로 형성된다.

그리고 도 21에서와 같이, 소자 격리총(27)이 형성된 반도체 기판(21)의 전면에 버퍼 산화막(28)을 형성 한다.

이어, 버퍼 산화막(28)상에 제 2 나이트라이드층(29)을 형성하고 도 2에서와 같이, 별도의 마스크 제작 없이 FG 마스크를 그대로 사용하여 상기 제 2 나이트라이드총(29),버퍼 산화막(28)을 선택적으로 제거한 다.

그라고 상기 패터닝된 제 2 나이트라이드속(29)을 마스크로하여 노출된 반도체 기판(21)을 건식 식각 공 정으로 일정 깊이 식각하여 게이트 제 1 트렌치(30)를 협성한다.

이어, 게이트 제 1 트렌치(30)의 측면에 게이트 제 1 트렌치 읔벽(31)을 형성한다.

여기서, 측벽 형성 물질은 산화막을 사용한다.

그리고 도 26에서와 같이, 노출된 반도체 기판(21)을 습식 식각 공정으로 식각하며 개미트 제 2 트렌치(32)를 형성한다.

이어, 노출된 게이트 제 2 트렌치(32)의 표면에 열산화 공정으로 게이트 산화막(33)을 형성한다.

게이트 산화막(33)을 형성한후에 소자의 문턱 전압을 조절하기 위한 이온 주입을 실시한다.

그리고 도 2i에서와 같이, CVD(Chemical Vapour Deposition) 공정으로 개이트 제 1,2 트렌치(30)(32)급 완전 매립하도록 게이트 형성 통점총 예술들면, 플리심리콘총을 중착하고 평단화하여 게이트 전국(34)을 

이어, 전면에 접연흥(35)을 형성하고 게이트 전극(34)의 양속 반도체 가판(21)의 표면내예 저놈도 불순물 영역(36)를 제 1 깊이로 형성하고, 다시 고농도 불순물을 주입하여 제 2 깊이로 고농도 불순물 영역(37) 음 형성한다.

여기서, 저,고농도 불순물 영역(36)(37)은 소오스/드레인 영역이고 제 1 깊이는 제 2 깊이보다 그 깊이가

要 2000-0060693

∃D.

이와 같은 본 발명에 따른 반도체 소자 및 제조 방법은 게이트 전극(34)를 반도체 기판(21)의 표면내에 이와 같은 본 발명에 따른 만노제 소사 및 세고 등급도 계약으로 다 매립하여 형성하여 채널 영역 크기쯤 효율적으로 증가시킬수 있다.

본 발명에 따른 반도체 소자 및 그의 제조 방법은 다음과 같은 효과가 있다.

게이트 전국이 반도체 기판의 표면내에 타원 형태로 형성되어 소자의 채널 영역이 충분히 확보된다.

이는 소자의 고집적화에 따른 채널 영역의 축소를 막아 숏 채널 효과 및 편치 드로우 현상 등의 발생을 억제하여 소자의 복성을 향상시키는 효과가 있다.

또한, 게이트 전국이 매립되어 있어 스텝커버리지 측면에서 유리하며 축속되는 공정을 용이하게 한다.

이는 별도의 평탄화충 형성 공정을 생략할 수 있게하며 공정을 단순화하고 게이트 진국과 소오스/드레인 명역을 오버랩되게 형성할 수 있며 비트라인 콘택 공정에서의 콘택 마진을 높며 공정의 용이성 확보 및 재현성 확보에 유리하다.

#### (57) 경구의 범위

청구합 1. 반도체 기판의 소자 격리 영역에 때립 형성되어 액티브 영역등을 격리하는 소자 격리층; 상기 소자 격리층에 의해 격리되는 액티브 영역의 표면내에 그 단면이 사각 형태로 구성되는 게이트 제 1 트렌치, 게이트 제 1 트렌치에 연속되어 그 단면이 타원 형태로 구성되는 게이트 제 2 트렌치;

상기 게이트 제 1.2 트렌치의 표면에 형성되는 게이트 산화막;

상기 게이트 산화막이 형성된 게이트 제 1,2 트랜치내에 매립 형성되는 게이트 전국;

게이트 산화막에 의해 게이트 전극과 철언되어 게이트 전극의 양촉 반도체 기판 표면내에 형성되는 소오 스/드레인 영역를 포함하며 구성되는 것을 특징으로 하는 반도체 소자.

제 1 항에 있어서, 소오스/드레인 영역은 게이트 제 2 트랜치에 형성된 게이트 전국층에 오 버럽되는 것을 특징으로 하는 반도체 소자.

청구항 3. 반도체 기관의 소자 격리 영역에 소자 격리층을 형성하며 액티브 영역을 정의하는 공정:

소자 격리층이 형성된 반도체 기관의 전면에 버퍼 산화막,나이트라이드층을 형성하고 선택적으로 식각하 는 공정:

상기 패터닝된 나미트라이드총을 마스크로하여 노습된 반도체 기관을 잃정 깊이 식각하여 게이트 제 1 트 렌치를 형성하는 공장:

상기 게이트 제 1 트렌치의 측면에 게이트 제 1 트렌치 측박을 형성하고 노출된 반도체 기판을 식각하며 게이트 채 2 트렌치를 형성하는 공정;

상기 게이트 제 1.2 트랜치의 표면에 게이트 산화막을 형성하고 게이트 제 1.2 트랜치를 완전 때림하도록 게이트 형성 물질층을 중착하고 평탄화하여 게이트 전국을 형성하는 공정:


전면에 절면흥을 형성하고 개미트 전국의 양축 반도체 기판의 표면내에 저동도 불순물 영역을 제 1 깊이로 형성하고, 다시 고봉도 불순물을 주입하며 제 2 깊이로 고농도 불순물 영역을 형성하는 공정을 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 제조 방법.


경구함 4. 제 3 할에 있어서, 게이트 제 1 트랜치를 건식 식각 공정으로 형성하는 것을 욕장으로 하는 반도체 소자의 제조 방법.

청구항 5. 제 3 항에 있어서, 게이트 제 2 트렌치를 노출된 반도체 기관을 습식 식각 공정으로 식각하여 형성하는 것을 특징으로 하는 반도체 소자의 제조 방법.


CB

EE 19 fo







異2000-0060693



**基2000-0060693** 



옥 2000-0060693



# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

## **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:	
☐ BLACK BORDERS	
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES	
☐ FADED TEXT OR DRAWING	
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING	
SKEWED/SLANTED IMAGES	
COLOR OR BLACK AND WHITE PHOTOGRAPHS	
GRAY SCALE DOCUMENTS	
LINES OR MARKS ON ORIGINAL DOCUMENT	
REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY	-
OTHER:	

# IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.